生成式AI时代，大模型及AIGC的快速发展推动着计算需求的高速增长。AI大模型与各个赛道的结合，带来了新的体验革新，这些新体验的落地则离不开各类AI芯片的支撑。放眼全球，产业格局的激烈变动，也让更多中国AI芯片企业看到了新的发展机会。如今各路AI芯片创企可谓是百家争鸣，群雄逐鹿成为国内AI芯片产业的主基调。在这样的产(chan)业背景下，我们(men)将(jiang)全球顶级AI芯片产(chan)学研用及投融资领域专家们(men)聚集起来，为(wei)他(ta)们(men)提供思想交(jiao)锋、观点碰撞的平台(tai)。

9月6-7日，2024全球AI芯片峰会（GACS 2024）将在北京新云南皇冠假日酒店盛大举办。全球AI芯片峰会至今已成功举办六届，现已成为国内规模最大、规格最高、影响力最强的产业峰会之一。

本届峰会由芯东西与智猩猩共同主办，以「智算纪元 共筑芯路」为主题。峰会采用“主会议+技术论坛+展览展示”的全新形式。主会议由一场开幕式，以及数据中心AI芯片、AI芯片架构创新、边缘/端侧AI芯片三场专场会议组成，将在主会场进行；技术论坛分为Chiplet关键技术论坛、智算集群技术论坛和中国RISC-V计算芯片创新论坛，将在分会场进行。同时，在大会第二天上午的AI芯片架构创新专场结束后，将重磅揭晓两大AIIP AI生产力创新先锋企业榜单，分别是2024年度中国智算集群解决方案企业TOP 20、2024年度中国AI芯片新锐企业TOP 10。

其中，中国RISC-V计算芯片创新论坛将从异构计算、边(bian)缘(yuan)AI芯片、IP商业化要素与模(mo)式创(chuang)新(xin)、片上网络NoC、大模(mo)型推理(li)引擎和(he)编译(yi)器等维(wei)度，深入探(tan)讨RISC-V产业生态(tai)的最新(xin)进展和(he)技术创(chuang)新(xin)。

本次论坛邀请到华兴新经济基金董事总经理尹弘、算能高级副总裁高鹏、跃昉科技研发副总裁袁博浒、芯来科技CEO彭剑英、赛昉科技NoC首席架构师葛治国、澎峰科技创始人&CEO张先轶、兆松科技联合创始人兼CTO伍华林7位嘉宾参与，为(wei)我(wo)们带来(lai)主题(ti)演讲和圆桌Panel。华兴新经(jing)济(ji)基金(jin)董事总经(jing)理尹弘将担任论坛主持(chi)人。

人工智能正在逐步成为最重要的生产力要素，如何为高速增长的人工智能计算需求提供高性价比和高能效比的算力是当下研究热点。RISC-V因为自由开放和共识统一的特点使其有希望成为支持通用算力和包含人工智能在内的各种异构算力的统一架构平台。算能高级副总裁高鹏将以《开启算力新纪元—— 基于RISC-V的异构算力探索与展望》为主题，分享算能基于RISC-V架构在(zai)处理(li)器(qi)领域(yu)的技术探索路径。

目前，RISC-V芯片的应用大多集中在工业控制、物联网等对算力要求不高的领域，AI实际应用落地较少。如何加快AI应用落地是RISC-V产业玩家需要共同解决的问题。跃昉科技经过对能源互联网场景需求的深刻分析，推出业界首款基于RISC-V架构的高端边缘智能应用处理器NB2，并构建了从芯片到系统的整体解决方案，目前已实现商业化应用。在本次论坛上，跃昉科技研发副总裁袁博浒将围绕《基于RISC-V的边缘AI芯片在能源物联网的应用》这(zhei)一主题，分(fen)享跃昉科(ke)技边缘端AI芯(xin)片在能源互联网场景的实践经验。

芯来科技作为本土RISC-V领域的代表性企业，公司CEO彭剑英受邀参与此次论坛，并将以《RISC-V IP的商业化要素与2.0模式》为主题，深入探讨RISC-V生态发(fa)展(zhan)(zhan)的(de)商业化(hua)要素、RISC-V CPU IP 的(de)产业价值(zhi)、发(fa)展(zhan)(zhan)趋势与(yu)协同创新(xin)。

NoC通过高效的片上网络通信架构，能够为多核处理器提供高并行性、灵活性和可扩展性，优化数据传输效率和通信带宽，是现代SoC设计中的关键技术。赛昉科技致力于国产RISC-V CPU IP和一致性片上网络（NoC）IP的自主研发，其一致性NoC IP已成功研发至第二代，专为支撑RISC-V众核的高性能计算而设计。在本次论坛上，赛昉科技NoC首席架构师葛治国将以《国产高性能NoC IP助力RISC-V众核计算》为主(zhu)题，深入探(tan)讨(tao)赛昉科技Starlink-700 NoC IP的架构特点和设计理念(nian)。

PerfXLM是澎峰科技自研的大模型推理引擎，旨在为各种主流模型提供快速适配多种异构硬件的解決方案。在此次论坛上，澎峰科技创始人&CEO张先轶将分享PerfXLM在RISC-V ISA领域的移植与优化，主题为《面向RISC-V的大模型推理引擎PerfXLM》。

如何快速适配各类AI框架，支持各类模型高效的运行，以及让用户轻松编写高性能的算子库，是一款AI芯片能否得到市场认可的必要条件。为解决AI芯片软件栈和算子库的性能和维护等难题，兆松科技提出“大编译器”的概念。在此次论坛上，兆松科技联合创始人&CTO伍华林将围绕《面向RISC-V异构AI芯片的“大编(bian)译器”设计和实现》这一主题，分(fen)享如何(he)通(tong)过“大(da)编(bian)译器(qi)”来解(jie)决AI模型到(dao)异构系统端到(dao)端高(gao)效适配的问题。

主题演讲环节结束后的圆桌Panel，将由主持人华兴新经济基金董事总经理尹弘、算能高级副总裁高鹏、芯来科技CEO彭剑英、澎峰科技创始人&CEO张先轶，以及兆松科技联合创始人兼CTO伍华林一起带来。

中国RISC-V计算芯片创新论坛将在峰会第二日下午举办，感兴趣的朋友可以扫描底部论坛议程海报上的二维码，添加小助手雪梨申请门票。

一、嘉宾及演讲内容介绍

1、算能高级副总裁 高鹏

高鹏，北京(jing)算(suan)能科技有限公(gong)司高级副总裁，深耕IC设计19年，智(zhi)算(suan)和中大(da)规(gui)模处理器设计领域专(zhuan)(zhuan)家，持(chi)有10余项(xiang)发(fa)明(ming)专(zhuan)(zhuan)利，是国(guo)内(nei)智(zhi)算(suan)和RISC-V处理器领域最早期的探索者和践行者。

自加入算能以来，成功主(zhu)导了(le)智算处理器算能BM1684、BM1684X的研发与商用；目前负责算能新一代(dai)桌面级处理器产品(pin)定义和研发。

演讲主题：《开(kai)启(qi)算力新(xin)纪元—— 基(ji)于RISC-V的异构算力探索与展望(wang)》

内容概要：人工智(zhi)(zhi)能(neng)正在逐步成为最重要(yao)的(de)生产力(li)(li)(li)要(yao)素，如何(he)为高(gao)速增(zeng)长的(de)人工智(zhi)(zhi)能(neng)计算需求(qiu)提供高(gao)性(xing)价比和高(gao)能(neng)效(xiao)比的(de)算力(li)(li)(li)是当下研究热点，RISC-V因为自由开(kai)放(fang)和共(gong)识(shi)统一的(de)特点使其有希望(wang)成为支(zhi)持通用算力(li)(li)(li)和包含人工智(zhi)(zhi)能(neng)在内的(de)各种异构算力(li)(li)(li)的(de)统一架构平台(tai)。

本次演讲(jiang)，将分享(xiang)算(suan)(suan)能(neng)以人(ren)工智(zhi)能(neng)应(ying)(ying)(ying)用(yong)为主(zhu)要(yao)目标(biao)，基于(yu)RISC-V架构的(de)处(chu)(chu)理器(qi)(qi)领域的(de)技术探索路(lu)径，分享(xiang)算(suan)(suan)能(neng)在服务器(qi)(qi)级通(tong)用(yong)处(chu)(chu)理器(qi)(qi)、面(mian)向大(da)模型应(ying)(ying)(ying)用(yong)的(de)边缘智(zhi)能(neng)处(chu)(chu)理器(qi)(qi)、面(mian)向视觉(jue)应(ying)(ying)(ying)用(yong)的(de)终(zhong)端(duan)智(zhi)能(neng)处(chu)(chu)理器(qi)(qi)方向的(de)产品(pin)成果和生态进展，并展望面(mian)向智(zhi)能(neng)个(ge)人(ren)电(dian)脑和边缘服务器(qi)(qi)的(de)重要(yao)产品(pin)规(gui)划。

2、跃昉科技研发副总裁 袁博浒

袁博(bo)浒，广东跃昉(fang)(fang)科(ke)技(ji)有限公司研发副(fu)总(zong)裁(cai)，具有18年半导体研发及管理经验，专(zhuan)注于SOC、数通类芯片及系统(tong)应(ying)用技(ji)术。曾任赛昉(fang)(fang)科(ke)技(ji)高级总(zong)监(jian)、中国(guo)信科(ke)/烽火产品总(zong)监(jian)，熟悉从市场(chang)战(zhan)略(lve)到销(xiao)售管理的全流程(cheng)产品周(zhou)期(qi)，负责跃昉(fang)(fang)科(ke)技(ji)整体研发工作。

演讲主题：《基(ji)于RISC-V的边缘AI芯片在能源物联网的应用》

内容概要：目前，RISC-V芯片(pian)的应(ying)(ying)用集中在(zai)(zai)在(zai)(zai)工(gong)业(ye)控制、物联(lian)网、智(zhi)能(neng)(neng)家(jia)居等对(dui)算力要求不高的领域，AI实(shi)际应(ying)(ying)用落地较少。基(ji)于对(dui)能(neng)(neng)源互联(lian)网场景的深刻分析，跃昉科(ke)技推出业(ye)界首款基(ji)于RISC-V架构的高端边(bian)缘智(zhi)能(neng)(neng)应(ying)(ying)用处理(li)器NB2，并构建(jian)了从(cong)芯片(pian)到系统的整体解决方案，已(yi)成功在(zai)(zai)能(neng)(neng)源互联(lian)网场景实(shi)现商业(ye)化应(ying)(ying)用。

本报告将分享跃昉科技(ji)针(zhen)对能(neng)源互联网应用(yong)场景的需求分析、解决方案(an)和实践经验以及未来演进方向。

3、芯来科技CEO 彭剑英

彭剑英，芯来(lai)科技CEO，浙江大学博士，15年以上处(chu)理(li)(li)(li)器(qi)设计和相关(guan)管理(li)(li)(li)经验。曾任Synopsys ARC处(chu)理(li)(li)(li)器(qi)高(gao)级研(yan)(yan)发(fa)(fa)经理(li)(li)(li)并建立(li)ARC处(chu)理(li)(li)(li)器(qi)中(zhong)国研(yan)(yan)发(fa)(fa)中(zhong)心；曾任Marvell ARM处(chu)理(li)(li)(li)器(qi)验证经理(li)(li)(li)等。

作为(wei)芯(xin)来科技(ji)创(chuang)始人(ren)之(zhi)一，彭剑(jian)英结合自身(shen)的技(ji)术(shu)优势和管理经验，统筹芯(xin)来科技(ji)整体运营(ying)、市场营(ying)销、产(chan)品研发和产(chan)业生态构(gou)建，在其(qi)带领(ling)下，公(gong)司整体运营(ying)呈现飞速发展的良好态势。

同(tong)时担任RISC-V中(zhong)国产业(ye)联(lian)盟秘书(shu)长、浙江大学微电子学院研究员、中(zhong)国移动(dong)物(wu)联(lian)网联(lian)盟理(li)事会理(li)事，并荣获2023上海创(chuang)业(ye)先锋前10强(qiang)。

演讲主题：《RISC-V IP的(de)商业化要素(su)与2.0模式(shi)》

内容概要：本(ben)次演讲，将对(dui)RISC-V生态发展的关(guan)键商业(ye)化要(yao)素(su)进行(xing)分析，并深入探(tan)讨RISC-V CPU IP 的产(chan)业(ye)价值、发展趋(qu)势与协同创(chuang)新。

4、赛昉科技NoC首席架构师 葛治国

葛治国(guo)，赛昉科技NoC(Network On Chip) 首席架构师，新加(jia)坡国(guo)立大学(xue)(xue)博士，有(you)着15年以上芯片设计经验。在(zai)知名(ming)学(xue)(xue)术会议(yi)发表多篇文章，并(bing)获多项(xiang)美国(guo)和国(guo)际专利。

曾(ceng)在华为(wei)作(zuo)为(wei)核心(xin)成员参与自研(yan)一致性协议、NoC和可配置加速器等多个项目研(yan)发。加入赛昉(fang)科技(ji)以来，领导自研(yan)两代一致性NoC。

演讲主题：《国产高性(xing)能NoC IP助力RISC-V众核计算》

内容概要：一(yi)(yi)致性(xing)(xing)(xing)片上网络（NoC）IP作为高性(xing)(xing)(xing)能(neng)(neng)计算领域的(de)(de)核(he)心技术(shu)之一(yi)(yi)，广(guang)泛应(ying)用于(yu)(yu)数据中(zhong)心、专(zhuan)用处理器(qi)（DPU）、人工(gong)智能(neng)(neng)（AI）芯片等场景。作为构建高效、安(an)全(quan)、可(ke)持续AI生态系统的(de)(de)基础，NoC IP提升了系统的(de)(de)整体(ti)性(xing)(xing)(xing)能(neng)(neng)，降(jiang)低(di)整体(ti)能(neng)(neng)耗，进一(yi)(yi)步推动了人工(gong)智能(neng)(neng)技术(shu)的(de)(de)发(fa)展和应(ying)用。赛昉(fang)科技作为专(zhuan)注高性(xing)(xing)(xing)能(neng)(neng)RISC-V IP和软(ruan)件(jian)解决(jue)方(fang)案厂商，始终致力(li)(li)于(yu)(yu)国产RISC-V CPU IP和一(yi)(yi)致性(xing)(xing)(xing)片上网络（NoC）IP的(de)(de)自主研发(fa)，其(qi)一(yi)(yi)致性(xing)(xing)(xing)NoC IP已成功研发(fa)至第二代——昉(fang)·星链-700（Starlink-700），专(zhuan)为支(zhi)撑RISC-V众核(he)的(de)(de)高性(xing)(xing)(xing)能(neng)(neng)计算而设计，为其(qi)提供(gong)强劲的(de)(de)内核(he)动力(li)(li)。

本报(bao)告(gao)将深入探(tan)讨赛昉(fang)科技(ji)Starlink-700的架构和设(she)计理念，包括其设(she)计特性、多样化应用场景以及未(wei)来(lai)演进方向(xiang)。

5、澎峰科技创始人&CEO 张先轶

张先轶，澎峰科(ke)技(ji)创(chuang)始人&CEO，本科(ke)和硕(shuo)士(shi)(shi)毕(bi)业于北京理工(gong)大(da)学(xue)，博(bo)士(shi)(shi)毕(bi)业于中国(guo)科(ke)学(xue)院大(da)学(xue)，曾于中科(ke)院软件所工(gong)作，之后分别在UT Austin和MIT进行(xing)博(bo)士(shi)(shi)后研究工(gong)作。国(guo)际知(zhi)名开(kai)源矩(ju)阵计算项目OpenBLAS发起人和主(zhu)要维(wei)护者。中国(guo)计算机(ji)(ji)学(xue)会高性能计算专业委员(yuan)会执(zhi)行(xing)委员(yuan)，ACM SIGHPC China执(zhi)行(xing)委员(yuan)。2016年(nian)(nian)，创(chuang)办PerfXLab澎峰科(ke)技(ji)，提供(gong)异构计算软件栈与(yu)解决方案。2016年(nian)(nian)获得中国(guo)计算机(ji)(ji)学(xue)会科(ke)学(xue)技(ji)术二等奖(jiang)(jiang)，2017年(nian)(nian)获得中国(guo)科(ke)学(xue)院杰(jie)出科(ke)技(ji)成就奖(jiang)(jiang)，2020年(nian)(nian) 美国(guo)SIAM Activity Group on Supercomputing最(zui)佳论文奖(jiang)(jiang)，2023年(nian)(nian)北京市自然科(ke)学(xue)二等奖(jiang)(jiang)。

演讲主题：《面向RISC-V的大模型推理引擎PerfXLM》

内容概要：本次演(yan)讲，将介绍(shao)澎峰自研的PerfXLM大模型推理引擎，以及PerfXCloud大模型开(kai)发与(yu)部(bu)署(shu)平台，并探(tan)讨GenAI算力(li)需求急剧增长背景下，新兴的RISC-V ISA在此(ci)领(ling)域的移植与(yu)优(you)化(hua)。

6、兆松科技联合创始人兼CTO 伍华林

伍华林，兆松科(ke)技联合创始人兼CTO，曾就职于Andes、S3、Imagination编(bian)译器(qi)(qi)部门，参与和(he)负(fu)责CPU、GPU、GPGPU芯片的编(bian)译器(qi)(qi)等(deng)设计和(he)研发(fa)，拥有十多年编(bian)译器(qi)(qi)行业(ye)从业(ye)经验。 于2019年和(he)前Andes软件部门VP王东华一起创办兆松科(ke)技。

演讲主题：《面向(xiang)RISC-V异构AI芯片的“大编译器(qi)”设计和实现》

内容概要：如(ru)何快速适配各类AI框架，支持各类模型高(gao)效的(de)(de)运(yun)行，以及让用户轻(qing)松编写高(gao)性能(neng)(neng)的(de)(de)算子库，成(cheng)(cheng)为一款AI芯(xin)片能(neng)(neng)否得到市场认可的(de)(de)必要条件(jian)。 同时，进(jin)一步降低(di)AI芯(xin)片的(de)(de)软件(jian)栈研发(fa)成(cheng)(cheng)本和算子库维护(hu)成(cheng)(cheng)本，提升硬(ying)件(jian)利用率，也成(cheng)(cheng)为AI芯(xin)片公司走向盈利的(de)(de)必经之(zhi)路。

兆松科技(ji)(ji)为解决AI芯片软件栈和(he)算(suan)(suan)子(zi)库(ku)的(de)(de)(de)性能和(he)维(wei)护等(deng)难题，提出(chu)了“大编(bian)译(yi)器(qi)(qi)(qi)(qi)”的(de)(de)(de)概(gai)念。传统编(bian)译(yi)器(qi)(qi)(qi)(qi)只(zhi)针对某一特定指令集的(de)(de)(de)芯片产生单线(xian)程或者多线(xian)程的(de)(de)(de)可执行文件，兆松科技(ji)(ji)基于(yu)MLIR框架(jia)设计(ji)的(de)(de)(de)“大编(bian)译(yi)器(qi)(qi)(qi)(qi)”，支(zhi)持PyTorch, Tensorflow, ONNX, JAX导(dao)入，结合Triton和(he)Mojo(未(wei)来支(zhi)持)等(deng)类(lei)Python语言编(bian)写的(de)(de)(de)高(gao)层(ceng)次算(suan)(suan)子(zi)库(ku)，在统一的(de)(de)(de)MLIR多层(ceng)中间方(fang)言实现(xian)全(quan)局的(de)(de)(de)图优(you)化以及更(geng)优(you)的(de)(de)(de)算(suan)(suan)子(zi)融合策略，从(cong)(cong)而(er)进(jin)(jin)一步提升AI芯片的(de)(de)(de)效(xiao)率。同时(shi)，“大编(bian)译(yi)器(qi)(qi)(qi)(qi)”还对平台(tai)相关的(de)(de)(de)runtime进(jin)(jin)行了平台(tai)无关的(de)(de)(de)抽象，从(cong)(cong)而(er)实现(xian)从(cong)(cong)控制器(qi)(qi)(qi)(qi)代(dai)码(ma)(ma)自(zi)(zi)动(dong)生成、AI加(jia)(jia)速(su)器(qi)(qi)(qi)(qi)代(dai)码(ma)(ma)自(zi)(zi)动(dong)生成、控制器(qi)(qi)(qi)(qi)和(he)AI加(jia)(jia)速(su)器(qi)(qi)(qi)(qi)数据搬运(yun)代(dai)码(ma)(ma)自(zi)(zi)动(dong)生成的(de)(de)(de)功能；并且因为只(zhi)需要(yao)维(wei)护一套和(he)平台(tai)无关的(de)(de)(de)高(gao)层(ceng)次算(suan)(suan)子(zi)库(ku)（平台(tai)相关的(de)(de)(de)内容自(zi)(zi)动(dong)由(you)编(bian)译(yi)器(qi)(qi)(qi)(qi)产生），让(rang)算(suan)(suan)子(zi)库(ku)的(de)(de)(de)维(wei)护变得更(geng)加(jia)(jia)简(jian)单。

兆松科(ke)技设计的(de)(de)这套“大编译(yi)器”在(zai)第一阶(jie)段支持(chi)基于RISC-V架(jia)构的(de)(de)AI芯(xin)片(pian)（包括数(shu)据流芯(xin)片(pian)），未来(lai)会(hui)逐步扩展(zhan)支持(chi)非RISC-V架(jia)构的(de)(de)AI芯(xin)片(pian)。

本(ben)次演讲主要分享兆(zhao)松科技(ji)是如何通过“大编(bian)译(yi)器(qi)”来(lai)解决AI模型到异构系统端到端高效(xiao)适配的问题。

二、论坛完整议程