生成式AI时代(dai)，大模(mo)型及AIGC的(de)快(kuai)速发展(zhan)推动着计(ji)算需求的(de)高速增长。

从服务器到边缘，再到AI手机、AI PC、AIoT、智能汽车，各个领域的AI芯(xin)片玩家都面(mian)临着新(xin)的机遇和(he)挑战。

AI大(da)模型与各个赛(sai)道的(de)(de)结(jie)合，带来(lai)了(le)新的(de)(de)体(ti)验革新，这些新体(ti)验的(de)(de)落地则(ze)离不开(kai)各类AI芯(xin)片(pian)的(de)(de)支撑。放眼全球，产业(ye)格(ge)局的(de)(de)激烈变动，也让(rang)更多中(zhong)国(guo)AI芯(xin)片(pian)企(qi)业(ye)看到了(le)新的(de)(de)发(fa)展机(ji)会。

与此(ci)同时(shi)，芯片设计(ji)的(de)复杂度(du)不断(duan)(duan)提升、产品快速(su)量产上市的(de)要(yao)求不断(duan)(duan)增(zeng)加(jia)、新兴(xing)应用市场(chang)不断(duan)(duan)涌现(xian)，投(tou)资和成本的(de)压力(li)也水涨(zhang)船高。

AI芯片作(zuo)为AI产(chan)(chan)业发展(zhan)的(de)“基石(shi)”，是(shi)实现AI产(chan)(chan)业化落地(di)的(de)核心力量，对AI技术的(de)进步和行业应用(yong)都起着(zhe)决定性作(zuo)用(yong)。

如今各路AI芯片创企可谓是百家争鸣，群雄逐鹿成为国内AI芯片产业的主基调。在(zai)这样的(de)产业(ye)背景(jing)下(xia)，我们将全球顶级AI芯片(pian)产学研(yan)用及投融资领域专家们聚集起(qi)来，为(wei)他们提(ti)供思想交锋、观点碰撞的(de)平台(tai)。

9月6-7日，2024全球AI芯片峰会（GACS 2024）将在北京新云南皇冠假日酒店盛大举办。全球AI芯片峰会至今已成功举办六届，现已成为国内规模最大、规格最高、影响力最强的产业峰会之一。

本届峰会由芯东西与智猩猩共同主办，以「智算纪元 共筑芯路」为主题。峰会采用“主会议+技术论坛+展览展示”的全新形式。主会议由一场开(kai)幕式，以(yi)及数据中(zhong)心AI芯片(pian)、AI芯片(pian)架构创新、边缘/端侧AI芯片(pian)三(san)场专场会议组成，将(jiang)在(zai)主会场进行(xing)；技术(shu)论坛分(fen)为(wei)Chiplet关键技术(shu)论坛、智算集(ji)群技术(shu)论坛和中(zhong)国RISC-V计算芯片(pian)创新论坛，将(jiang)在(zai)分(fen)会场进行(xing)。

峰会同期还将布设展区，展示AI芯片产业链优秀企业的最新技术、产品与方案。同时，峰会期间，还将重磅揭晓两大AIIP AI生产力创新先锋企业榜单，分别是2024年度中国智算集群解决方案企业TOP 20、2024年度中国AI芯片新锐企业TOP 10。

此前，我们共向大家公布了31位演讲嘉宾。（、、）

今天(tian)，我们向大家(jia)公(gong)布峰会的最新进展(zhan)！

一、最新36位嘉宾确认演讲 架构创新专场阵容敲定

2024全球AI芯片峰会共计两天日程，主会议由一场开幕式，以及数据中心AI芯片、AI芯片架构创新、边缘/端侧AI芯片三场专场会议组成，将在主会场进行；技术论坛分为Chiplet关键技术论坛、智算集群技术论坛和中国RISC-V计算芯片创新论坛，将在分会场进行。

清(qing)华大学(xue)(xue)教授、集(ji)成电路学(xue)(xue)院(yuan)副院(yuan)长(zhang)尹(yin)首一将(jiang)在开(kai)幕式做(zuo)主题报告。同(tong)时，AMD人(ren)工智(zhi)能事业(ye)部(bu)高级总监王宏强，高通(tong)AI产品(pin)技术中国区负责人(ren)万卫星，清(qing)华大学(xue)(xue)交叉(cha)信息研究院(yuan)、人(ren)工智(zhi)能学(xue)(xue)院(yuan)助理教授、北极(ji)雄芯创始人(ren)马恺(kai)声，也将(jiang)在开(kai)幕式进行主题演讲。

在数(shu)据中(zhong)心AI芯片专场，6位嘉宾已确认参会，并分(fen)别进行主题演(yan)讲。他们是：Habana中(zhong)国区负(fu)责(ze)(ze)人于明扬，壁(bi)仞(ren)科技副总(zong)裁兼AI软(ruan)件首(shou)席架(jia)构(gou)师丁云帆，中(zhong)昊芯英创始人、CEO杨龚轶(yi)凡(fan)，浪潮信息开放加(jia)速计(ji)算产(chan)品负(fu)责(ze)(ze)人Stephen Feng，芯和半导(dao)体技术市场总(zong)监(jian)黄晓波，Alphawave亚太地(di)区业务总(zong)监(jian)郭大玮。

云天励飞副总裁、芯片(pian)业务线总经理李爱军，后摩智(zhi)能联合创始人、产品副总裁信晓(xiao)旭，安谋科技(ji)产品总监杨(yang)磊，智(zhi)芯科创始人兼CEO顾渝骢，聆思科技(ji)副总裁徐燕(yan)松，视海芯图创始人&董事长许达文，富瀚微资深(shen)市场总监冯晓(xiao)光(guang)，将在边(bian)缘(yuan)/端(duan)侧AI芯片(pian)专场发表(biao)主题演(yan)讲(jiang)。

芯(xin)动科(ke)技(ji)(ji)IP研(yan)发副总裁高专、硅芯(xin)科(ke)技(ji)(ji)总经理赵(zhao)毅(yi)、锐杰微董(dong)事(shi)长方家(jia)恩三位专家(jia)，将在(zai)Chiplet关键技(ji)(ji)术论坛，围绕UCIe Chiplet IP、2.5D/3D IC协(xie)同设(she)计仿真EDA工具和先进封装进行主题报告(gao)。

摩(mo)尔(er)线程高级产(chan)品总(zong)监付海良、昆仑万维(wei)AI Infra负责(ze)人成(cheng)诚、智源研究院研究员(yuan)敖(ao)玉龙三位技术专家，将在智算集群技术论坛发表演(yan)讲。

在中国RISC-V计算芯(xin)片(pian)创新论坛(tan)，算能高(gao)级副(fu)总裁高(gao)鹏、跃昉科技研发副(fu)总裁袁博浒、芯(xin)来科技CEO彭剑英(ying)、赛昉科技NoC首席架构师葛治国、澎(peng)峰(feng)科技创始人&CEO张(zhang)先轶、兆松科技联合创始人兼CTO伍华(hua)林6位大咖已确认(ren)参会(hui)，他们将(jiang)分别(bie)围绕(rao)异(yi)构计算、边缘AI芯(xin)片(pian)、IP商业(ye)化要(yao)素、片(pian)上网络NoC、大模型推(tui)理引擎、AI编译器(qi)等，全(quan)方位解读RISC-V产业(ye)的(de)生态发展与(yu)创新。

而AI芯片架构创新专场的7位演讲嘉宾已全部敲定，他们分别是：北京超弦存储器研究院首席科学家戴瑾，苹芯科技CEO杨越，珠海芯动力创始人兼CEO李原，亿铸科技创始人、董事长兼CEO熊大鹏，时识科技创始人兼CEO乔宁，锋行致远创始人兼CEO孙唐，PhySim资深产品工程师黄建伟。

目前，主(zhu)会议(yi)和技术论坛已(yi)有20位演讲(jiang)嘉(jia)宾主(zhu)题出炉，下面(mian)为(wei)大家(jia)一(yi)一(yi)介(jie)绍。

二、20位嘉宾演讲主题出炉 更多即将披露

1、清华大学交叉信息研究院、人工智能学院助理教授、北极雄芯创始人 马恺声

演讲主题：《Chiplet迈向大芯片：计算、存储与互联》

内容概要：本演讲将(jiang)从(cong)大芯片(pian)(pian)需求(qiu)出(chu)发(fa)，探(tan)讨大模(mo)型、自动驾驶、机器人等(deng)对芯片(pian)(pian)的需求(qiu)，继而(er)从(cong)计算、带(dai)宽供(gong)给和互联三个方向(xiang)讨论Chiplet相关的解决方案(an)。

2、壁仞科技副总裁兼AI软件首席架构师 丁云帆

演讲主题：《国产GPU如何系统性的(de)解决(jue)大(da)模型(xing)算力难题》

内容概要：以(yi)ChatGPT为代表的(de)(de)(de)大(da)模(mo)(mo)型技术引(yin)发了(le)(le)新(xin)一轮的(de)(de)(de)科技革(ge)命(ming)，国(guo)(guo)内外(wai)呈现(xian)了(le)(le)百模(mo)(mo)争艳的(de)(de)(de)状(zhuang)态，并且已(yi)经(jing)开(kai)始了(le)(le)广泛的(de)(de)(de)应(ying)用(yong)(yong)落地。大(da)模(mo)(mo)型的(de)(de)(de)训(xun)练和落地带(dai)来(lai)了(le)(le)巨(ju)大(da)的(de)(de)(de)算力需(xu)求，以(yi)LLaMA3 千亿参数为例(li)，Meta建(jian)设了(le)(le)18000个H100的(de)(de)(de)集群(qun)来(lai)满(man)足训(xun)练需(xu)求。目前(qian)国(guo)(guo)内存(cun)在着(zhe)较大(da)的(de)(de)(de)算力供(gong)应(ying)瓶颈，这也(ye)给(ji)国(guo)(guo)产AI芯片带(dai)来(lai)了(le)(le)巨(ju)大(da)机遇，国(guo)(guo)产千卡集群(qun)在逐步(bu)落地应(ying)用(yong)(yong)。大(da)模(mo)(mo)型训(xun)练是一个系统(tong)工程，需(xu)要(yao)软硬件(jian)协(xie)同，算法与(yu)工程协(xie)同，对计算机体(ti)系结(jie)构如(ru)计算、存(cun)储、通(tong)信(xin)都带(dai)来(lai)了(le)(le)巨(ju)大(da)挑战(zhan)，另外(wai)千卡集群(qun)对并行扩展、稳定(ding)可靠、弹性伸缩提出了(le)(le)更高的(de)(de)(de)要(yao)求，同时(shi)不同异构GPU集群(qun)形成了(le)(le)算力孤岛(dao)，如(ru)何(he)实现(xian)异构GPU协(xie)同训(xun)练通(tong)过算力聚合共(gong)同训(xun)练大(da)模(mo)(mo)型非常(chang)关键(jian)。针(zhen)对上述挑战(zhan)，壁仞科技基(ji)于其(qi)高性能国(guo)(guo)产GPU打造了(le)(le)软硬一体(ti)、全栈优化、异构协(xie)同、开(kai)源(yuan)开(kai)放的(de)(de)(de)大(da)模(mo)(mo)型整体(ti)解决方案。

本次演讲将从硬件集群算力、软件有效算力、异构聚合算力三个(ge)维度分享壁(bi)仞科(ke)技如何系统性的解决大模型算力难题。

3、中昊芯英创始人、CEO 杨龚轶凡

演讲主题：《从(cong)GPU到TPU，AI大(da)模型(xing)基础设施的变迁(qian)与未来》

内容概要：每一次(ci)历史性的(de)(de)(de)科技浪(lang)潮中，底(di)层基础设施(shi)的(de)(de)(de)革(ge)新总是扮演(yan)着(zhe)至(zhi)关重要的(de)(de)(de)角色。市(shi)场(chang)容量巨大(da)的(de)(de)(de)应用领(ling)(ling)域，其计算芯片(pian)(pian)硬件(jian)体系(xi)架构(gou)往往呈(cheng)现出从(cong)通用型(xing)逐渐演(yan)变(bian)为专用型(xing)的(de)(de)(de)历史规律。如(ru)今，随着(zhe)大(da)模(mo)(mo)型(xing)计算需求和(he)复(fu)杂度的(de)(de)(de)指数级增(zeng)长，传统GPU在用于大(da)模(mo)(mo)型(xing)训练时的(de)(de)(de)成本高(gao)、算力利用率低、能(neng)耗大(da)的(de)(de)(de)瓶颈(jing)开(kai)始(shi)显现。全球(qiu)科技巨头(tou)如(ru)微软、AWS、特斯拉(la)和(he)OpenAI，以及新兴(xing)的(de)(de)(de)明(ming)星初(chu)创(chuang)企业如(ru)Groq和(he)Etched，都在探索研发(fa)AI专用芯片(pian)(pian)以替代英(ying)伟达GPU；7月底(di)，苹果公(gong)司也(ye)宣布使(shi)用谷歌TPU（张(zhang)量处(chu)理器(qi)）而非英(ying)伟达GPU来(lai)训练其AI模(mo)(mo)型(xing)。全球(qiu)AI领(ling)(ling)域，正发(fa)生着(zhe)使(shi)用非GPU架构(gou)来(lai)构(gou)建(jian)更高(gao)效的(de)(de)(de)大(da)模(mo)(mo)型(xing)基础设施(shi)的(de)(de)(de)转向。

TPU是谷(gu)歌专为加速机器学习(xi)(xi)和深度学习(xi)(xi)任务而设计的(de)(de)专用芯片(pian)，专注(zhu)于大(da)(da)模(mo)(mo)型训练和推理中(zhong)常用的(de)(de)张(zhang)量运算。在此次演讲中(zhong)，曾在谷(gu)歌 TPU 核心研发团队深度参与过 TPU v2/3/4 的(de)(de)设计与研发工(gong)作的(de)(de)杨龚轶凡，将分(fen)享AI算力硬件的(de)(de)进化历史与趋势(shi)，TPU与GPU的(de)(de)关键差(cha)异及用于大(da)(da)模(mo)(mo)型训练时的(de)(de)优(you)势(shi)，以及中(zhong)昊(hao)芯英自(zi)研的(de)(de)国内首枚且唯一已量产的(de)(de)全国产自(zi)主可控TPU 架构(gou)AI芯片(pian)如何重塑AI大(da)(da)模(mo)(mo)型算力基础设施。

4、芯和半导体技术市场总监 黄晓波

演讲主题：《EDA使能AGI时代大算力芯片(pian)Chiplet集成系统开(kai)发》

内容概要：人(ren)工(gong)(gong)智(zhi)能(neng)与算(suan)力(li)(li)(li)设施等(deng)新(xin)质生产力(li)(li)(li)重(zhong)塑行业(ye)数字化(hua)转型(xing)，同时人(ren)工(gong)(gong)智(zhi)能(neng)对(dui)算(suan)力(li)(li)(li)的(de)需求永无止(zhi)境，高(gao)性能(neng)计(ji)算(suan)芯(xin)片采用(yong)Chiplet技术(shu)已成(cheng)为后摩尔时代的(de)行业(ye)共识，有力(li)(li)(li)突破(po)了(le)半导体(ti)晶圆先进制程(cheng)工(gong)(gong)艺(yi)带(dai)来的(de)芯(xin)片PPA提升瓶颈。Chiplet集(ji)成(cheng)系(xi)统面临架构探索、顶层(ceng)规(gui)划(hua)、物(wu)理(li)实现、多物(wu)理(li)场分析、系(xi)统验(yan)证(zheng)等(deng)一系(xi)列挑战，构建针对(dui)Chiplet集(ji)成(cheng)系(xi)统的(de)设计(ji)流(liu)程(cheng)与EDA平台是Chiplet产品落地的(de)首要考虑(lv)。

本次分享将(jiang)聚焦(jiao)当前大算(suan)力(li)芯(xin)片Chiplet设计的(de)(de)典(dian)型应用，结合实际案例阐述(shu)Chiplet新的(de)(de)设计流程与多物理(li)场(chang)仿真EDA方(fang)案，解决信号完整性、电源(yuan)完整性、热及应力(li)等方(fang)面的(de)(de)问题，助力(li)用户加速(su)Chiplet集(ji)成系统的(de)(de)开发与优化。

5、苹芯科技CEO 杨越

演讲主题：《存算的(de)进(jin)阶——从神经网络(luo)到大模(mo)型(xing)》

内容概要：存(cun)算(suan)(suan)一(yi)体(ti)技术(shu)正(zheng)在深度参与AI芯(xin)(xin)片的(de)设计与落地。基于静态随机存(cun)储器SRAM的(de)存(cun)算(suan)(suan)一(yi)体(ti)芯(xin)(xin)片已经在AI 1.0领域(yu)内(nei)开(kai)启了落地之(zhi)旅，凭借突破(po)性的(de)高能效比，这(zhei)类(lei)芯(xin)(xin)片给予了端侧(ce)电子产(chan)品前所未有(you)的(de)AI能力。另一(yi)方面，随着大(da)模(mo)型技术(shu)的(de)成熟与应用推广, 内(nei)存(cun)带(dai)宽瓶颈(jing)和计算(suan)(suan)能效问题显现。我们从(cong)存(cun)算(suan)(suan)一(yi)体(ti)技术(shu)视角分析大(da)模(mo)型加速芯(xin)(xin)片的(de)解决方法(fa)和架构设计特(te)点(dian)，为降低推理延(yan)迟、提(ti)高能源效率、实现更高的(de)并行(xing)计算(suan)(suan)能力提(ti)供一(yi)个新的(de)思路(lu)。

此次演讲将深入分析如何以(yi)存算(suan)一体(ti)技术为(wei)(wei)基础，构建高(gao)效(xiao)加速AI计算(suan)与大模型计算(suan)的(de)芯片架构。以(yi)及如何通过这(zhei)一技术突破，使存算(suan)一体(ti)芯片在大模型时代成为(wei)(wei)关键的(de)推动力(li)量(liang)，为(wei)(wei)未来AI应用的(de)发展提供崭新的(de)机遇和路径。

6、珠海芯动力创始人兼CEO 李原

演讲主题：《面向边缘端大(da)语言模(mo)型的RPP架(jia)构芯片与落地实践》

内容概要：AI PC作为未(wei)来的(de)发展趋势(shi)，正引领着(zhe)技术(shu)创新的(de)潮流，而(er)大语(yu)言模型在边缘端(duan)的(de)部署更(geng)是这一趋势(shi)中的(de)重要一环(huan)。

为(wei)了(le)实现大(da)语言(yan)模型在边缘端的(de)(de)(de)稳(wen)定、高效运行(xing)，我(wo)们需要精心规划技术路径和部署策略。芯(xin)动力将深入剖析这一过程中的(de)(de)(de)关键要素，分享其在硬(ying)件(jian)加速技术方面的(de)(de)(de)独到见解。通过针(zhen)对大(da)语言(yan)模型的(de)(de)(de)计算特性(xing)进行(xing)数据流(liu)的(de)(de)(de)优化，以可(ke)重(zhong)构并(bing)行(xing)处理器(qi)的(de)(de)(de)方式，来(lai)高效灵活(huo)的(de)(de)(de)处理边缘端大(da)模型的(de)(de)(de)流(liu)畅运行(xing)。

然而(er)，在这个(ge)领域也面临着(zhe)一(yi)些挑战。模(mo)型(xing)(xing)规模(mo)不足和(he)功(gong)耗过(guo)高都可能影响边缘端设备(bei)的性能和(he)用户(hu)体验(yan)。因此，寻找一(yi)种能够最好地支持大语言模(mo)型(xing)(xing)、适(shi)合其落地的芯片或架构显得(de)尤为重要(yao)。

为此(ci)，芯动(dong)力分析了大(da)语言(yan)模型在RPP架构(gou)(gou)中如何支持高(gao)效(xiao)计(ji)算(suan)，与传统(tong)GPGPU架构(gou)(gou)相(xiang)比(bi)，它同时(shi)实现(xian)了灵活(huo)的(de)通用计(ji)算(suan)，并在低功(gong)耗与高(gao)效(xiao)率(lv)方面显著提(ti)升。同时(shi)，针对大(da)语言(yan)模型的(de)稀疏化(hua)特性进(jin)行了优化(hua)，进(jin)一步提(ti)升了内存利用率(lv)和(he)访存效(xiao)率(lv)，降低了功(gong)耗，从而延长了边缘端(duan)设备的(de)续航时(shi)间(jian)。这一创新方案为解决(jue)当前面临的(de)挑(tiao)战提(ti)供了新的(de)思(si)路和(he)方向。

7、锋行致远创始人兼CEO 孙唐

演讲主题：《存算(suan)大(da)模型加(jia)速系统(tong)》

内容概要：存算一体技术能高效提升AI业务算效比，目前大模型底层架构技术演进迅速，国内芯片到软件技术都遇到挑战，目前存算一体技术对于大模型应用系统具有较好的加速协同能力。
本次演讲，将分享锋行致远存(cun)算一体芯(xin)片(pian)对相关(guan)场(chang)景加速应用能力和技术细节。

8、PhySim资深产品工程师 黄建伟

演讲主题：《Chiplet先进封(feng)装中的多(duo)物理(li)场仿真解决(jue)方案(an)》

内容概要：随摩尔(er)定律逼近物(wu)理极(ji)限，后摩尔(er)时(shi)代(dai)下的(de)(de)异构(gou)集成(cheng)(Heterogeneous Integration)芯(xin)(xin)(xin)(xin)片(pian)技术——“芯(xin)(xin)(xin)(xin)粒”(Chiplet )应运而(er)生(sheng)，将一个(ge)功能丰富(fu)且面积较大的(de)(de)芯(xin)(xin)(xin)(xin)片(pian)拆(chai)分成(cheng)多个(ge)芯(xin)(xin)(xin)(xin)粒，并将这些由不同工艺生(sheng)产的(de)(de)芯(xin)(xin)(xin)(xin)粒通(tong)过MCM、2.5D、3D等先(xian)进封装技术组(zu)合形成(cheng)一个(ge)系统(tong)芯(xin)(xin)(xin)(xin)片(pian)。通(tong)过Chiplet技术，可以显著提升芯(xin)(xin)(xin)(xin)片(pian)设计的(de)(de)灵活性及工艺良(liang)率，降低设计难(nan)度与(yu)制造(zao)成(cheng)本。

但随着先(xian)进封装中芯(xin)片堆叠数量(liang)与互连密度的(de)增加，芯(xin)片的(de)发(fa)热(re)问题(ti)变得愈加严重、散热(re)也更加困难。如果不能(neng)较好(hao)地(di)解决发(fa)热(re)与散热(re)问题(ti)，芯(xin)片内部累积(ji)的(de)焦耳热(re)则会对其性能(neng)造成影响，还可能(neng)会带来较高的(de)热(re)应力风险(xian)。

除(chu)此之(zhi)外(wai)，由于信(xin)(xin)号(hao)速(su)率(lv)的(de)(de)提升(sheng)，信(xin)(xin)号(hao)通道对高速(su)信(xin)(xin)号(hao)的(de)(de)影响也不容忽视，其(qi)中损(sun)耗、反射以及信(xin)(xin)号(hao)间的(de)(de)串扰(rao)等问题(ti)尤为突出。

PhySim自主研发(fa)的(de)的(de)多物理场仿(fang)真(zhen)(zhen)平台可(ke)以(yi)对(dui)先进(jin)封装中的(de)多物理场问题进(jin)行高性能仿(fang)真(zhen)(zhen)，其(qi)中ACEM、TurboT-BCA、PhySim-ET分别(bie)可(ke)以(yi)解决三维全(quan)波电(dian)(dian)磁仿(fang)真(zhen)(zhen)、电(dian)(dian)子散热仿(fang)真(zhen)(zhen)、电(dian)(dian)热协同仿(fang)真(zhen)(zhen)问题，帮(bang)助用户在产品实体化前(qian)进(jin)行有(you)效的(de)仿(fang)真(zhen)(zhen)验证，规避(bi)潜(qian)在设计风险(xian)。

本次演讲(jiang)将会(hui)分享以下几个关键点：

1.异构(gou)集成(cheng)芯片技(ji)术(shu)（Chiplet）的兴(xing)起：随着(zhe)摩尔定律逼近(jin)物(wu)理(li)极限，异构(gou)集成(cheng)技(ji)术(shu)应运(yun)而(er)生(sheng)，将大(da)芯片拆分为多个芯粒，并(bing)通过先进封装技(ji)术(shu)组合成(cheng)系(xi)统芯片，提升设计灵活性和(he)良率，降低制造成(cheng)本。

2.芯(xin)片(pian)发热与(yu)散(san)热问题：随着芯(xin)片(pian)堆(dui)叠数量与(yu)互连密度的增加，发热问题加剧，散(san)热困难，可(ke)能影响芯(xin)片(pian)性能和(he)带来热应力风险。

3.信号(hao)(hao)通道(dao)(dao)问题：信号(hao)(hao)速率(lv)的提升(sheng)导致损(sun)耗、反(fan)射和(he)信号(hao)(hao)间串(chuan)扰(rao)等信号(hao)(hao)通道(dao)(dao)问题突出(chu)。

4.仿真(zhen)平台的意(yi)义：有效(xiao)仿真(zhen)验证可在(zai)产品实体化前规避潜在(zai)风险，提(ti)高(gao)产品设计效(xiao)率和成功率。

5.多(duo)物(wu)理场仿(fang)真平台(tai)(tai)的(de)应(ying)用(yong)：PhySim自主研发的(de)仿(fang)真平台(tai)(tai)可对(dui)先进(jin)封装中的(de)多(duo)物(wu)理场问(wen)题进(jin)行高性能仿(fang)真，包括三维全波(bo)电(dian)磁仿(fang)真、电(dian)子散热仿(fang)真、电(dian)热协同仿(fang)真等，帮助规避潜在设(she)计风险(xian)。

9、安谋科技产品总监 杨磊

演讲主题：《端侧AI应(ying)用(yong)“芯(xin)”机遇，NPU加速(su)终端算力升级》

内容概要：随着AI大(da)模型持续向边缘侧和端(duan)侧渗透，AI计算和推理(li)工作(zuo)正逐步由云端(duan)迁移至手机(ji)、PC、汽车等智能终(zhong)端(duan)产品(pin)上运行，在这一过(guo)程中，NPU（神经网络处理(li)器）能够(gou)以其更(geng)(geng)简单的控制流(liu)、更(geng)(geng)高的效率以及(ji)更(geng)(geng)低(di)的功(gong)耗处理(li)AI工作(zuo)负载，特(te)别是在视觉、语音及(ji)自动驾驶等高度依赖(lai)实时(shi)性(xing)的应用场景中表现出(chu)色。

本(ben)次演讲将分享(xiang)端侧大(da)模型应用的(de)(de)前沿趋(qu)势(shi)以(yi)及(ji)安(an)谋(mou)科技自研NPU处理器的(de)(de)最新进展，共同探索如(ru)何为AI、物联网、智能汽(qi)车等新兴(xing)领域(yu)不断迭(die)代(dai)的(de)(de)计(ji)算(suan)需求(qiu)提供更为全面和高效的(de)(de)解决方案。

10、聆思科技副总裁 徐燕松

演讲主题：《大模型时代，算(suan)法(fa)算(suan)力一(yi)体化(hua)芯片(pian)的(de)思考与布局(ju)》

内容概要：在(zai)大模型时代，技术发展给各(ge)行(xing)各(ge)业带来了(le)全(quan)新(xin)的(de)(de)(de)(de)产业机遇，甚(shen)至不亚于互(hu)联网、手机带来的(de)(de)(de)(de)行(xing)业变(bian)革。在(zai)这(zhei)个时代的(de)(de)(de)(de)风口，算法算力一体化(hua)对于智能(neng)(neng)硬件的(de)(de)(de)(de)发展具(ju)有极其(qi)重要的(de)(de)(de)(de)意义。这(zhei)种一体化(hua)不仅(jin)涉及(ji)(ji)芯片算力与算法资(zi)源的(de)(de)(de)(de)紧密(mi)结合，还(hai)包含了(le)整个嵌(qian)入式开(kai)发生态的(de)(de)(de)(de)建设，以此减少终端设备在(zai)智能(neng)(neng)化(hua)开(kai)发过程中大量的(de)(de)(de)(de)重复造轮子(zi)的(de)(de)(de)(de)工作，大幅提高研(yan)发效率以及(ji)(ji)性(xing)价比。通过这(zhei)种软硬件深度结合的(de)(de)(de)(de)方式，在(zai)性(xing)能(neng)(neng)和成本(ben)之间找(zhao)到(dao)更优的(de)(de)(de)(de)平衡点(dian)，加速(su)了(le)技术的(de)(de)(de)(de)创新(xin)和应用普及(ji)(ji)，进(jin)一步推动了(le)整个行(xing)业的(de)(de)(de)(de)前进(jin)步伐。

本次演讲将从大模型时代硬(ying)件需求(qiu)特点、算(suan)法算(suan)力一(yi)体(ti)化芯(xin)(xin)片的技术(shu)与架构、以及行业实(shi)际应用案例分析，全面(mian)诠释聆思科技在算(suan)法算(suan)力一(yi)体(ti)化芯(xin)(xin)片领域的思考与布(bu)局。

11、富瀚微资深市场总监 冯晓光

演讲主题：《边(bian)缘视频AI芯(xin)片(pian)复盘与展望(wang)》

内容概要：边(bian)缘视(shi)(shi)频AI芯(xin)片，这种(zhong)专为边(bian)缘设备如摄像(xiang)头和(he)录像(xiang)机设计的(de)智能芯(xin)片，正成为视(shi)(shi)频内容分析和(he)处理(li)领域的(de)革命性力量。它们(men)在智能安防、交(jiao)通监控(kong)、工(gong)业(ye)自动化、医疗影像(xiang)分析等多个领域发挥(hui)着至关重(zhong)要的(de)作用。随着技术的(de)不断进步，边(bian)缘视(shi)(shi)频AI芯(xin)片已经(jing)经(jing)历(li)了几代的(de)迭代，每(mei)一次演进都带来了性能的(de)飞(fei)跃(yue)和(he)应用场景(jing)的(de)拓展。

本(ben)演(yan)讲将深入探讨边缘视(shi)(shi)频(pin)(pin)AI芯(xin)(xin)(xin)片(pian)的(de)发展(zhan)历(li)程，分析每一代芯(xin)(xin)(xin)片(pian)的(de)关(guan)键技术和(he)(he)创新点，以及它(ta)们(men)(men)是(shi)如(ru)何推动相关(guan)行业的(de)发展(zhan)。同时，我们(men)(men)也将展(zhan)望未(wei)来，探讨边缘视(shi)(shi)频(pin)(pin)AI芯(xin)(xin)(xin)片(pian)在技术、应用和(he)(he)市(shi)场方面的(de)潜在发展(zhan)趋势，以及它(ta)们(men)(men)如(ru)何继续引领智能化的(de)浪潮，为各(ge)行各(ge)业带来更多(duo)的(de)可(ke)能性和(he)(he)价值(zhi)。通过这次演(yan)讲，我们(men)(men)希望能够为听众提供一个(ge)全面的(de)视(shi)(shi)角，理解边缘视(shi)(shi)频(pin)(pin)AI芯(xin)(xin)(xin)片(pian)的(de)重(zhong)要性和(he)(he)它(ta)们(men)(men)在未(wei)来技术发展(zhan)中(zhong)的(de)关(guan)键角色。

12、芯动科技IP研发副总裁 高专

报告主题：《量产验证的 UCIe Chiplet IP 加速 HPC 芯片系统设计》

内容概要：本次演讲，将介绍UCIe Chiple技术(shu)及(ji)其发(fa)展(zhan)背(bei)景(jing)，并着重讲解(jie)芯动科(ke)技UCIe Chiplet解(jie)决方案的(de)技术(shu)特点、优势和应用案例。之后，高专还将深入(ru)分析UCIe Chiplet市场的(de)发(fa)展(zhan)现状、面临(lin)的(de)挑战和未来趋势。

13、硅芯科技总经理 赵毅

报告主题：《针对先进封装的2.5D/3D IC协同设计仿真EDA工具探(tan)讨》

内容概要：采用先进封(feng)装(zhuang)的(de)2.5D Chiplet/3D IC堆(dui)叠芯(xin)片(pian)(pian)正(zheng)在带(dai)来(lai)半导(dao)体行业的(de)一(yi)次重(zhong)大升级，有效解决(jue)了芯(xin)片(pian)(pian)内(nei)存(cun)墙、功耗墙、面(mian)积墙等设计(ji)(ji)(ji)制造瓶颈。然(ran)而(er)，2.5D Chiplet和3D IC无论从物理(li)设计(ji)(ji)(ji)，还(hai)是(shi)物理(li)仿真验(yan)证方(fang)面(mian)都带(dai)来(lai)了巨大的(de)挑战(zhan)，对(dui)新(xin)(xin)一(yi)代的(de)堆(dui)叠芯(xin)片(pian)(pian)EDA工具更是(shi)有全(quan)新(xin)(xin)的(de)需求：无论是(shi)在设计(ji)(ji)(ji)环(huan)节中处理(li)新(xin)(xin)的(de)单元结构(gou)(gou)TSV等（相对(dui)传统工具产生(sheng)EDA特性的(de)质变(bian)），还(hai)是(shi)由于多芯(xin)片(pian)(pian)集成(cheng)，TSV等带(dai)来(lai)的(de)布局布线解空间急剧(ju)上(shang)升（相对(dui)传统工具计(ji)(ji)(ji)算复杂度(du)上(shang)的(de)巨大量变(bian)），甚至由于多Chiplet先进封(feng)装(zhuang)带(dai)来(lai)的(de)超高(gao)密度(du)异质异构(gou)(gou)集成(cheng)，而(er)导(dao)致(zhi)的(de)高(gao)难(nan)度(du)热电力磁(ci)多物理(li)场仿真。

本次演讲(jiang)，将深入探(tan)讨上述挑战和需(xu)求，此外(wai)还将分享硅芯科技在Chiplet-Interposer-Package Co-design和Performance-Cost-Testability Co-optimization方面的研究，并介绍Chiplet物理设计(ji)（2.5D布局布线）、多物理场(chang)仿真（SI，PI，Thermal分析）及针(zhen)对(dui)先(xian)进(jin)封装Chiplet Multi-die DFT测试等板块的2.5D/3D IC新(xin)一代EDA工具。

14、锐杰微董事长 方家恩

报告主题：《Chiplet芯片技术在封装级(ji)的(de)相关(guan)应用(yong)》

内容概要：AI技(ji)(ji)(ji)术(shu)(shu)(shu)赋(fu)能千行百业(ye)智能化已经(jing)成为中(zhong)国社会数字化转型的(de)(de)(de)有(you)力(li)抓(zhua)手，互联网+/5G+让位于(yu)AI+，持续的(de)(de)(de)算力(li)需求带动高性能芯(xin)片快(kuai)速增(zeng)长。高性能芯(xin)片的(de)(de)(de)算力(li)、内存带宽、功耗指(zhi)标的(de)(de)(de)全面提(ti)(ti)升因(yin)制程因(yin)素而面临(lin)挑战。半导体(ti)技(ji)(ji)(ji)术(shu)(shu)(shu)进入后摩尔时代，Chiplet芯(xin)粒和(he)(he)集(ji)(ji)成芯(xin)片技(ji)(ji)(ji)术(shu)(shu)(shu)成为寻求突(tu)破的(de)(de)(de)重要(yao)研究方(fang)向(xiang)之(zhi)一。基于(yu)Chiplet技(ji)(ji)(ji)术(shu)(shu)(shu)的(de)(de)(de)集(ji)(ji)成芯(xin)片是硅片级IP重构和(he)(he)复用的(de)(de)(de)新架(jia)构，在(zai)缩(suo)短新产品研发周期(qi)、提(ti)(ti)升产品良率(lv)和(he)(he)降低成本方(fang)面具有(you)独特优势和(he)(he)潜力(li)。D2D高速互联技(ji)(ji)(ji)术(shu)(shu)(shu)、面向(xiang)封(feng)装(zhuang)设计和(he)(he)组装(zhuang)工(gong)艺(yi)全流(liu)程的(de)(de)(de)封(feng)装(zhuang)工(gong)艺(yi)平台(tai)成为推动Chiplet封(feng)装(zhuang)技(ji)(ji)(ji)术(shu)(shu)(shu)发展的(de)(de)(de)关键技(ji)(ji)(ji)术(shu)(shu)(shu)。

锐杰微科技(ji)作为聚焦Chiplet&高端芯(xin)片的OSAT企(qi)业(ye)，本次演讲将阐述Chiplet产业(ye)观点，围(wei)绕(rao)chiplet主流标准(zhun)和封装(zhuang)技(ji)术路线的应用(yong)场景、芯(xin)粒互联的封装(zhuang)设计(ji)和组装(zhuang)工艺(yi)平台的重要节点，分享(xiang)锐杰微在(zai)高性能芯(xin)片封装(zhuang)级的应用(yong)实践。

15、算能高级副总裁 高鹏

报告主题：《开启算力新纪元(yuan)—— 基于RISC-V的异构(gou)算力探索(suo)与展望》

16、跃昉科技研发副总裁 袁博浒

报告主题：《基于RISC-V的边(bian)缘AI芯片在能(neng)源物联网(wang)的应(ying)用(yong)》

内容概要：目(mu)前，RISC-V芯片(pian)的(de)应用(yong)集中(zhong)在在工业(ye)控(kong)制、物联网(wang)、智能(neng)(neng)家居等对算力要求不高(gao)的(de)领(ling)域，AI实际应用(yong)落(luo)地较少。基(ji)于对能(neng)(neng)源互联网(wang)场(chang)景的(de)深(shen)刻分析，跃昉科技推出业(ye)界首款基(ji)于RISC-V架构的(de)高(gao)端边缘智能(neng)(neng)应用(yong)处理器NB2，并(bing)构建了从芯片(pian)到系统的(de)整(zheng)体解决(jue)方(fang)案，已成(cheng)功在能(neng)(neng)源互联网(wang)场(chang)景实现(xian)商(shang)业(ye)化应用(yong)。

本报(bao)告(gao)将分享跃昉科技(ji)针对能源互联网应用场景的需求(qiu)分析、解决方(fang)(fang)案(an)和(he)实践经验(yan)以(yi)及未来演进方(fang)(fang)向(xiang)。

17、芯来科技CEO 彭剑英

报告主题：《RISC-V IP的商业化要素与2.0模式》

内容概要：本次演讲，将对RISC-V生态(tai)发展(zhan)的关键商业化要素进行分析，并深入探(tan)讨RISC-V CPU IP 的产业价(jia)值、发展(zhan)趋势(shi)与协(xie)同(tong)创(chuang)新。

18、赛昉科技NoC首席架构师 葛治国

报告主题：《国产高(gao)性能NoC IP助力(li)RISC-V众核计(ji)算》

内容概要：一(yi)(yi)致(zhi)性片(pian)(pian)(pian)上网络（NoC）IP作为(wei)高性能计(ji)算(suan)领域的核(he)心(xin)技术之一(yi)(yi)，广泛应用(yong)于(yu)数(shu)据(ju)中心(xin)、专(zhuan)用(yong)处理器(qi)（DPU）、人(ren)工智能（AI）芯片(pian)(pian)(pian)等场景。作为(wei)构(gou)建(jian)高效、安全、可持续AI生(sheng)态系统的基础，NoC IP提升了系统的整体性能，降低整体能耗，进一(yi)(yi)步推动了人(ren)工智能技术的发展和应用(yong)。赛昉(fang)科(ke)技作为(wei)专(zhuan)注高性能RISC-V IP和软件(jian)解决方案厂(chang)商，始终(zhong)致(zhi)力于(yu)国产RISC-V CPU IP和一(yi)(yi)致(zhi)性片(pian)(pian)(pian)上网络（NoC）IP的自主研(yan)发，其(qi)一(yi)(yi)致(zhi)性NoC IP已成功(gong)研(yan)发至第二代——昉(fang)·星链(lian)-700（Starlink-700），专(zhuan)为(wei)支撑(cheng)RISC-V众核(he)的高性能计(ji)算(suan)而设计(ji)，为(wei)其(qi)提供强劲的内(nei)核(he)动力。

本报(bao)告将(jiang)深(shen)入(ru)探讨(tao)赛昉(fang)科技Starlink-700的架构(gou)和设计理念，包括其(qi)设计特性(xing)、多样化应用场景(jing)以及未来演进方向。

19、澎峰科技创始人&CEO 张先轶

报告主题：《面向RISC-V的大模型推理引(yin)擎PerfXLM》

内容概要：本次(ci)演讲，将介绍澎峰自研的(de)(de)PerfXLM大(da)模型(xing)推(tui)理引擎，以及PerfXCloud大(da)模型(xing)开(kai)发与部(bu)署平台，并探(tan)讨(tao)GenAI算力需求急剧增长背景下，新兴的(de)(de)RISC-V ISA在此领(ling)域的(de)(de)移植与优(you)化。

20、兆松科技联合创始人兼CTO 伍华林

报告主题：《面向(xiang)RISC-V异构AI芯片(pian)的“大(da)编译器”设计和实现》

内容概要：如何快(kuai)速(su)适(shi)配各类AI框(kuang)架(jia)，支持各类模型(xing)高(gao)效(xiao)的(de)(de)运行(xing)，以及让用户轻松编写(xie)高(gao)性(xing)能的(de)(de)算子库，成(cheng)(cheng)为(wei)一款AI芯(xin)片(pian)能否得到市(shi)场认可的(de)(de)必要条件。 同时，进一步降(jiang)低(di)AI芯(xin)片(pian)的(de)(de)软件栈研发(fa)成(cheng)(cheng)本(ben)和算子库维护(hu)成(cheng)(cheng)本(ben)，提(ti)升硬件利(li)用率，也成(cheng)(cheng)为(wei)AI芯(xin)片(pian)公司走向盈(ying)利(li)的(de)(de)必经之路(lu)。

兆松(song)科技(ji)为解决AI芯片(pian)软件栈和算(suan)子(zi)库的(de)(de)(de)(de)性能(neng)和维护(hu)等难题，提出了“大(da)编(bian)译(yi)器(qi)”的(de)(de)(de)(de)概念。传统编(bian)译(yi)器(qi)只(zhi)针对(dui)某一特定指令集的(de)(de)(de)(de)芯片(pian)产生(sheng)单(dan)(dan)线程(cheng)或(huo)者(zhe)多线程(cheng)的(de)(de)(de)(de)可执行文件，兆松(song)科技(ji)基于MLIR框架设(she)计的(de)(de)(de)(de)“大(da)编(bian)译(yi)器(qi)”，支持PyTorch, Tensorflow, ONNX, JAX导(dao)入，结合Triton和Mojo(未来支持)等类Python语言编(bian)写的(de)(de)(de)(de)高层次算(suan)子(zi)库，在统一的(de)(de)(de)(de)MLIR多层中间(jian)方言实现全局的(de)(de)(de)(de)图优(you)化以及(ji)更优(you)的(de)(de)(de)(de)算(suan)子(zi)融合策(ce)略，从(cong)而(er)进(jin)(jin)一步(bu)提升AI芯片(pian)的(de)(de)(de)(de)效率。同(tong)时，“大(da)编(bian)译(yi)器(qi)”还对(dui)平台相关(guan)的(de)(de)(de)(de)runtime进(jin)(jin)行了平台无(wu)关(guan)的(de)(de)(de)(de)抽象，从(cong)而(er)实现从(cong)控(kong)制器(qi)代码(ma)自(zi)动(dong)生(sheng)成(cheng)(cheng)、AI加速器(qi)代码(ma)自(zi)动(dong)生(sheng)成(cheng)(cheng)、控(kong)制器(qi)和AI加速器(qi)数据搬运代码(ma)自(zi)动(dong)生(sheng)成(cheng)(cheng)的(de)(de)(de)(de)功能(neng)；并且因为只(zhi)需要维护(hu)一套(tao)和平台无(wu)关(guan)的(de)(de)(de)(de)高层次算(suan)子(zi)库（平台相关(guan)的(de)(de)(de)(de)内容自(zi)动(dong)由编(bian)译(yi)器(qi)产生(sheng)），让算(suan)子(zi)库的(de)(de)(de)(de)维护(hu)变得更加简单(dan)(dan)。

兆(zhao)松(song)科技设(she)计的这(zhei)套“大编(bian)译器”在第一阶段支持基(ji)于(yu)RISC-V架构的AI芯片(pian)（包括数(shu)据流芯片(pian)），未来会逐步扩展支持非RISC-V架构的AI芯片(pian)。

本次(ci)演(yan)讲主(zhu)要(yao)分享(xiang)兆松科技是(shi)如(ru)何通(tong)过“大编(bian)译(yi)器(qi)”来(lai)解决AI模型到异构(gou)系统(tong)端到端高效(xiao)适配的问(wen)题。

三、三类门票支持购票 免费票请注意查收

本次峰会设有四类电子门票，分别为免费票、免审票、通票和贵宾票。其中，免费票，申请(qing)后需(xu)经主办(ban)方审核通过方可参会，免审票、通票和贵(gui)宾票均需(xu)购买。

免费票(piao)(piao)、免审票(piao)(piao)可(ke)参加主(zhu)会(hui)议及中国RISC-V计算芯片创新论坛。对Chiplet关键技术论坛和(he)智算集群技术论坛感兴趣的朋友，可(ke)以(yi)选择通(tong)票(piao)(piao)或贵宾票(piao)(piao)购买后(hou)参会(hui)。

大家可以扫描下方二维码，添加小助手“雪梨”即可进行免费票申请，或购买电子门票。已添加过“雪梨”的老朋友，给“雪梨”私信，发送“GACS24”即可。

此前已申请免费票的朋友，组委会(hui)(hui)的审(shen)核和通知工(gong)作正在进(jin)行中，小(xiao)助手会(hui)(hui)对通过审(shen)核的朋友进(jin)行微信(xin)告知（优先微信(xin)，并辅以短信(xin)或电话），请您查收和回复(fu)。